书: https://pan.baidu.com/s/1A6ZLSPMbCiZ-L4eRucUvXQ?pwd=kt7i
一些笔记分享给大家：
一、数据表示与运算
- “原码、反码、补码的本质区别：补码的符号位参与运算，解决了‘0’的表示唯一性问题。”
- **“浮点数IEEE 754标准：(−1)S×1.M×2E−127(−1)S×1.M×2E−127隐含最高位‘1’（规格化数），指数采用移码表示。”**
- “ALU的核心部件：加法器（串行/并行进位）、移位器（逻辑/算术移位）、多路选择器。”
二、存储系统
- **“Cache-主存地址映射方式：
- 直接映射：冲突率高但硬件简单；
- 全相联：冲突率低但成本高；
- 组相联：折中方案（如4路组相联）。”**
- “DRAM刷新机制：
集中刷新（死时间集中）、分散刷新（周期分散）、异步刷新（按行定时）。”
三、指令系统
- “CISC与RISC的关键区别：
CISC指令复杂/长度可变，RISC指令精简/定长/单周期执行。” - “指令寻址方式：
立即寻址（操作数在指令）、寄存器间接寻址（操作数地址在寄存器）。”
四、CPU设计
- “微程序控制器 vs 硬布线控制器：
微程序灵活但速度慢，硬布线速度快但修改困难。” - “流水线冲突类型：
结构冲突（资源竞争）、数据冲突（RAW/WAR/WAW）、控制冲突（分支预测失败）。”
五、总线与I/O
- “总线仲裁方式：
集中式（链式查询/计数器定时查询/独立请求）、分布式（节点自主协商）。” - “程序查询→中断→DMA→通道的I/O演进：
DMA无需CPU介入数据搬运，通道可执行通道程序。”
六、典型计算题
- “存储芯片扩展：
位扩展（数据线并联）、字扩展（地址线译码）、字位同时扩展。” - **“Cache命中率计算：命中率=NhitNhit+Nmiss命中率=Nhit+NmissNhit平均访问时间=命中时间+失效率×失效开销。”**
七、常见易错点
- “补码加减运算的溢出判断：
最高位进位≠次高位进位时发生溢出（双符号位法更直观）。” - “页式存储的页面大小选择：
过小导致页表过大，过大增加内部碎片。”
八、设计案例
- “单总线CPU数据通路：
ALU、寄存器、存储器通过共享总线交换数据，需多路选择器控制输入。” - “MIPS五级流水线：
取指（IF）→译码（ID）→执行（EX）→访存（MEM）→写回（WB）。”
九、性能分析
- **“Amdahl定律：S加速比=1(1−fe)+feSeS加速比=(1−fe)+Sefe1fefe为可改进部分比例，SeSe为该部分加速比。”**
十、扩展知识
- “多体并行存储器：
高位交叉编址（扩大容量）、低位交叉编址（提高带宽）。” - “RAID各级别特性：
RAID0（条带化，无冗余）、RAID1（镜像）、RAID5（分布式奇偶校验）。”